[tr]
|
[td]说下情况：调剂北科计算机技术。今年第一年复试真题有变，加了操作系统。楼主复试时不会的太多，于是用剩余时间手抄了试卷。现在敲打出来给大家分享。。。考研不易，请勿拿来贩卖！谢谢合作！
|
|
|
北京科技大学复试真题
|
|
科目：549系统结构与操作系统
|
|
一、系统结构部分（60分）
|
一.（10分）一台非流水处理机A的工作时钟频率为25MHZ.该机的平均CPI为4.处理机B是A的改进，该机有一条5段的指令流水线，由于锁存电路延迟，该机的工作时钟频率仅为20MHZ.
|
试问：
|
1.若在A和B两个处理机上执行100条指令的程序，则处理机B对处理机A的加速比为多少？
|
2.在执行上诉程序时，计算处理机A和计算处理机B的MIPS.
|
|
二.（12分）一台模拟机共有10条指令，各指令的使用频率分别为25%.20%.15%.10%.8%.8%.5%.4%.3%.2%.该模型机有8位和16位两种指令字长，8型变址寻址指令8条（-127≤变址范围≤127）
|
1.采用哈夫曼编码，写出10条指令操作码，并计算操作码。（3分）
|
2.该机允许使用多少个可编址的通用寄存器，多少个变址寄存器？（2分）
|
3.设计该机的两种指令格式，标出各字段位数并给出操作编码。（7分）
|
|
三.（12分）一个高速缓存存储器与主存存储器组成的二级存储系统，已知主存有8块（0-7），缓存有4块（0-3），采用组相连方式进行地址映像与变换，组内块数为2块，每块1KB。采用LRU替换算法。
|
1.写出主存和Cache地址的格式，并标出各字段的长度。（4分）
|
2.画出主存与Cache各个块之间的对应关系。（2分）
|
3.某程序运行过程中，访存的主存块地址流为：1，2，4，1，3，7，0，1，2，5，4，6，4，7，2.说明该程序访存时对缓存块位置的使用情况，指出发生块失效且块冲突的时刻。（4分）
|
4.计算Cache的命中率。（2分）
|
|
四.（8分）设通道在数据传送期中，选择设备需要4.9us，传送一个字节数据需要0.1us。
|
1.其低速设备每隔250us发送一个字节数据传送请求。问最多可接多少台设备。（3分）
|
2.若有A-E共5种高速设备，要求字节传送的间隔时间如下表，其单位为us,若一次通信传达的字节数不少于1024字节。问哪些设备可挂在该通道上？哪些不能？（5分）
|
设备 A B C D E
|
时间间隔 0.130.1 0.110.2 0.3
|
|
五.（10分）有一条静态多功能流水线由6段（S1,S2,S3,S4,S5,S6）组成，其中S1,S2,S3,S4,S5,S6.组成乘法流水线，S1,S5,S6组成加法流水线，各功率能段时间均为50ns，假设该流水线以最快的方式计算。
|
8
|
Ⅱ（Ai+Bi） 1.画出时空图（4分）
|
i=1 2.计算吞吐率，加速比，效率（6分）
|
|
六.(8分)某处理机的时钟频率为15MHZ,执行测试程序速率为10MIPS。假设每次存储器存取需要1个时钟周期。
|
1.计算处理机的CPI（3分）
|
2.假设将处理机的时钟频率提高到30MHZ，但存储器的工作速率不变，这使得每次存储器存取需2个时钟周期。如果测试程序中有30%的指令需要1次访存，5%的指令需要2次访存，其他指令不需要访存，求该测试程序在改进后的处理机上的执行速率。
|
|
二、操作系统部分（90分）
|
|
七.（9分）已知下列程序
|
int x;
|
int n=5;
|
void main()
|
{
|
int i;
|
| for(i=0;i |
